

PATENT ABSTRACTS OF JAPAN

#2

(11)Publication number : 10-149382

(43)Date of publication of application : 02.06.1998

(51)Int.Cl.

G06F 17/50
H01L 21/82

(21)Application number : 08-309049

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 20.11.1996


(72)Inventor : MATSUKI TOSHIO

(54) DEVICE FOR DESIGNING ELECTRONIC CIRCUIT BY PROGRAM LANGUAGE

(57)Abstract:

PROBLEM TO BE SOLVED: To efficiently describe a circuit without complicating the description while executing circuit description by using general program language of which description property, debugging environment and execution environment are superior to that of hardware description language and to attain highly accurate simulation and debugging close to the operation of a real circuit.

SOLUTION: A specification processing part 2 specifies parts to be successively controlled from a program 1 in which circuit operation is described by the general program language. Then a conversion processing part 3 converts the description of the parts to be successively controlled by the general program language so as to drive it as a state machine and obtains a converted program 4. Then a program generation processing part 5 extracts parts to be driven in parallel from the converted program 4 and generates a program 6 for accessing all the extracted parts.



LEGAL STATUS

[Date of request for examination] 08.03.2001

[Date of sending the examiner's decision of rejection] 14.09.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-149382

(43) 公開日 平成10年(1998)6月2日

(51) Int.Cl.⁴

G 0 6 F 17/50

H 0 1 L 21/82

識別記号

P I

G 0 6 F 15/60

H 0 1 L 21/82

6 6 4 K

C

審査請求 未請求 請求項の数 3 O L (全 8 頁)

(21) 出願番号

特願平3-309049

(22) 出願日

平成8年(1996)11月20日

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 松木 敏夫

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74) 代理人 弁護士 前田 弘 (外2名)

(54) 【発明の名称】 プログラム言語により電子回路を設計する装置

(57) 【要約】

【課題】 ハードウェア記述言語よりも記述性、デバッグ環境、実行環境が優れている汎用プログラム言語を用いて回路記述を行いながらも、その記述を複雑化せず、効率良く記述できると共に、実際の回路の動作に近い精度の高いシミュレーション及びデバッグを行う。

【解決手段】 汎用プログラム言語で回路動作を記述したプログラム1の中から、順次制御する部分を特定処理部2で特定する。その後、変換処理部3で、前記順次制御する部分の記述を、ステートマシンとして動作するように汎用プログラム言語を用いて変換し、その変換後のプログラム4を得る。続いて、プログラム生成処理部5で、前記変換後のプログラム4の中から並行動作する部分を抽出し、この抽出部分の全てをアクセスするプログラム6を生成する。





PatentWeb
Home



Edit
Search



Return to
Patent List



Back to
Record



Help

MicroPatent® Worldwide PatSearch: Record 1 of 1

Family of JP10149382 [How It Works](#)

Family of JP10149382

No additional family members are found for this document



PatentWeb
Home



Edit
Search



Return to
Patent List



Back to
Record



Help

For further information, please contact:
[Technical Support](#) | [Billing](#) | [Sales](#) | [General Information](#)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-149382

(43) 公開日 平成10年(1998) 6月2日

(51) Int.Cl.*

識別記号

F I

G 0 6 F 17/50

G 0 6 F 15/60

6 6 4 K

H 0 1 L 21/82

H 0 1 L 21/82

C

審査請求 未請求 請求項の数3 O L (全 8 頁)

(21) 出願番号

特願平8-309049

(22) 出願日

平成8年(1996)11月20日

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 松木 敏夫

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74) 代理人 弁理士 前田 弘 (外2名)

(54) 【発明の名称】 プログラム言語により電子回路を設計する装置

(57) 【要約】

【課題】 ハードウェア記述言語よりも記述性、デバッグ環境、実行環境が優れている汎用プログラム言語を用いて回路記述を行いながらも、その記述を複雑化せず、効率良く記述できると共に、実際の回路の動作に近い精度の高いシミュレーション及びデバッグを行う。

【解決手段】 汎用プログラム言語で回路動作を記述したプログラム1の中から、順次制御する部分を特定処理部2で特定する。その後、変換処理部3で、前記順次制御する部分の記述を、ステートマシンとして動作するように汎用プログラム言語を用いて変換し、その変換後のプログラム4を得る。続いて、プログラム生成処理部5で、前記変換後のプログラム4の中から並行動作する部分を抽出し、この抽出部分の全てをアクセスするプログラム6を生成する。



【特許請求の範囲】

【請求項1】 汎用プログラム言語で回路動作を記述したプログラムから順次制御する部分を特定する特定処理部と、

前記特定処理部により特定された部分を汎用プログラム言語を用いてステートマシン化するための記述に変換する変換処理部と、

前記汎用プログラム言語で記述された回路を並行動作させるために、前記汎用プログラム言語で記述された回路の中の並行動作を行う関数を特定し、この特定した関数を並行動作させるためのプログラムを追加生成するプログラム生成処理部とを備えたことを特徴とするプログラム言語により電子回路を設計する装置。

【請求項2】 前記変換処理部により変換された変換プログラム及び前記プログラム生成処理部により生成された生成プログラムより成る変換生成プログラムで記述された回路を制御する制御プログラムを入力し、この制御プログラムの中から、ハードウェアへのアクセス部分を抽出する抽出処理部と、

前記抽出処理部により抽出されたアクセス部分の実行時刻を検出するプログラム、及び、このアクセス部分とその1つ前のアクセス部分との間の実行時間間隔を測定するプログラムとを、そのアクセス部分の直前に挿入する第1の追加処理部と、

前記第1の追加処理部により挿入したプログラムで得られる実行時間間隔に相当するクロック数分だけ前記変換生成プログラムを動作させるプログラムを、前記アクセス部分の直前に挿入する第2の追加処理部とを備えて、前記変換生成プログラムと前記制御プログラムとの同期を取ることを特徴とする請求項1記載のプログラム言語により電子回路を設計する装置。

【請求項3】 変換処理部により変換された変換プログラムで記述された回路の中でフリップフロップ又はラッチの生成が必要となるプログラム部分を探索し、フリップフロップ又はラッチを発生させる記述をハードウェア記述言語で前記変換プログラムに追加する追加処理部と、

前記変換プログラムで記述された回路の中で使用される変数を取得し、その変数の特性を決定し、その特性に応じてその変数をハードウェア記述言語でのモジュール入出力端子の記述に変換して前記変換プログラムに追加する第2の追加処理部と、

前記変換プログラム中の制御構文の表記をハードウェア記述言語記述の制御構文に変換する構文変換処理部とを備えることを特徴とする請求項1記載のプログラム言語により電子回路を設計する装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、C言語等の汎用のプログラム言語を用いて電子回路を設計する装置に関す

る。

【0002】

【従来の技術】 電子回路を設計するに際して、従来では、ハードウェア記述言語により回路記述を行い、高速なシミュレータで機能検証し、その後、論理合成ツールを用いて実際のハードウェアに直接対応するゲートレベルの回路を生成する手法が用いられてる。この手法は、最初からゲートレベルで開発するよりも効率良く大規模な回路を設計できる利点がある。

【0003】 最近では、ハードウェアシミュレータとプログラムデバッグツールとを組合わせて、マイクロプロセッサ上で動作するプログラムとハードウェアとを共にデバッグするツールが提供されている。

【0004】

【発明が解決しようとする課題】 しかしながら、ハードウェア記述言語では、ハードウェアをシミュレーション可能に時間を管理し、記述された処理の全てが時間の経過に従って並列に動作できるように考慮されているものの、次の欠点を有する。即ち、ハードウェア記述言語は、C言語等のプログラム言語と比較すると、記述性が劣る。また、ハードウェア記述言語で記述された回路の機能シミュレーションを行って回路のデバッグをする場合に、そのデバッグツールが、プログラム言語のデバッグツールほど洗練されていず、デバッグ方法で苦慮することが多い。更に、ハードウェア記述言語で書かれた回路をシミュレーションするシミュレータも高価であり、そのシミュレータの動作速度も遅いことが多い。更に、マイクロプロセッサ上で動作するハードウェア制御プログラムと、ハードウェアとを共にデバッグする場合であっても、ハードウェアの評価はハードウェアシミュレータに依存しているため、ハードウェアをハードウェア記述言語で記述する必要があり、従って、ハードウェアの記述性が良くなく、また、デバッグの難しさも依然残る。

【0005】 特開平4-23076号公報では、高級言語で記述された回路を、マンマシンインターフェイスで対話的に操作を行って、ハードウェア記述言語に変換するものを提案するが、この提案の技術は、高級言語で書かれた回路記述の中で回路の動作とは無関係な部分を削除する機能と、逐次的な動作をする回路を生成するための技術であって、その適用範囲が限定される。

【0006】 一方、従来、C言語等のプログラム言語により回路の動作を記述し、シミュレーションを行って、回路の評価をする技術がある。この技術は、プログラム言語が、ハードウェア記述言語よりも記述性が良く、またデバッグ環境、実行環境等が既に整備されているので、デバッグを簡易に行うことができる。

【0007】 しかしながら、プログラム言語は、ハードウェア記述言語のように、並列に動作する回路を表現したり、クロック同期回路を表現しようとする場合には、

従来では、複雑な記述を行う必要があり、これ等の点においては、ハードウェア記述言語で記述した場合に比して、効率が悪くなる。仮に、複雑な記述をしなければ、プログラム言語が逐次処理を記述する言語であって、複数の処理を同時処理できない以上、実際の回路の動作とは全く異なった動きをして、精度の高いシミュレーションが行えない。

【0008】本発明は、前記の諸点に着目してなされたものであり、その目的は、記述性が良くまたデバッグを簡易に行い得る汎用のプログラム言語を用いながら、その記述を複雑化せず、効率良く記述できると共に、実際の回路の動作に合致した精度の高いシミュレーションを行い得る設計装置を提供することにある。

【0009】また、多くのシステムは、回路と、この回路を制御するプログラムとにより構成される。このシステムをシミュレーションにより検証する場合には、回路のみならず、制御プログラムをも回路と同時に共調してシミュレーションしなければならない。更に、シミュレーションで検証され且つ汎用のプログラム言語で記述された回路を正確に実際の回路に変換できなければ、シミュレーションで検証する意味が無くなる。

【0010】そこで、本発明の更なる目的は、前記汎用のプログラム言語を用いながら実際の回路の動作に合致した精度の高いシミュレーションを行い得る回路記述のプログラムと、その記述された回路を制御する制御プログラムとの動作の同期を取ること、及び、そのような回路記述のプログラムを、その回路の論理合成が可能なハードウェア記述言語に変換することにある。

【0011】

【課題を解決するための手段】前記の目的を達成するため、本発明では、プログラム言語の記述に、基本クロックに同期して動作する順次制御の概念と、複数の処理の同時並行処理の概念とを含むようにする。

【0012】すなわち、請求項1記載の発明では、汎用プログラム言語で回路動作を記述したプログラムから順次制御する部分を特定する特定処理部と、前記特定処理部により特定された部分を汎用プログラム言語を用いてステートマシン化するための記述に変換する変換処理部と、前記汎用プログラム言語で記述された回路を並行動作させるために、前記汎用プログラム言語で記述された回路の中の並行動作を行う関数を特定し、この特定した関数を並行動作させるためのプログラムを追加生成するプログラム生成処理部とを備えたことを特徴とする。

【0013】また、請求項2記載の発明は、前記請求項1記載の発明において、変換処理部により変換された変換プログラム及び前記プログラム生成処理部により生成された生成プログラムより成る変換生成プログラムで記述された回路を制御する制御プログラムを入力し、この制御プログラムの中から、ハードウェアへのアクセス部分を抽出する抽出処理部と、前記抽出処理部により抽出

されたアクセス部分の実行時刻を検出するプログラム、及び、このアクセス部分とその1つ前のアクセス部分との間の実行時間間隔を測定するプログラムとを、そのアクセス部分の直前に挿入する第1の追加処理部と、前記第1の追加処理部により挿入したプログラムで得られる実行時間間隔に相当するクロック数分だけ前記変換生成プログラムを動作させるプログラムを、前記アクセス部分の直前に挿入する第2の追加処理部とを備えて、前記変換生成プログラムと前記制御プログラムとの同期を取ることの特徴とする。

【0014】更に、請求項3記載の発明は、前記請求項1記載の発明において、変換処理部により変換された変換プログラムで記述された回路の中でフリップフロップ又はラッチの生成が必要となるプログラム部分を探索し、フリップフロップ又はラッチを発生させる記述をハードウェア記述言語で前記変換プログラムに追加する追加処理部と、前記変換プログラムで記述された回路の中で使用される変数を取得し、その変数の特性を決定し、その特性に応じてその変数をハードウェア記述言語でのモジュール入出力端子の記述に変換して前記変換プログラムに追加する第2の追加処理部と、前記変換プログラム中の制御構文の表記をハードウェア記述言語記述の制御構文に変換する構文変換処理部とを備えることを特徴とする。

【0015】以上の構成により、請求項1記載の設計装置では、汎用のプログラム言語で記述された回路について、実際の回路に近い動作で精度の高いシミュレーションを行って、デバッグすることが可能である。また、実際のハードウェアへ変換することも可能である。

【0016】また、請求項2記載の設計装置では、汎用プログラム言語で記述された回路のプログラムと、その回路を制御する制御プログラムとを、その両者で同期を取りながら、共に、シミュレーションの実行、デバッグ、及び評価を高い精度で行うことができる。

【0017】更に、請求項3記載の設計装置では、汎用プログラム言語で記述された回路を、論理合成可能な汎用のハードウェア記述言語に変換して、ハードウェアを実現することを可能になる。

【0018】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照しながら説明する。

【0019】図1は、請求項1記載の設計装置の実施の形態を示すブロック図である。

【0020】同図において、1はプログラム言語を用いて回路動作のアルゴリズムを記述したプログラムである。このプログラムをC言語で記述した例を、図2、図4及び図6に掲げる。これ等の関数を適宜アクセスするプログラムを作成すれば、これ等の図の記述のままでもアルゴリズムの検証が可能である。これ等の図2、図4及び図6の記述を実行した場合には、ハードウェアの実

際の動作とは大きく異なることになるものの、システム全体の仕様の確認、アルゴリズムの確認、及びその記述された回路を制御する制御プログラムとの整合性の確認等、システム設計の初期に含まれる仕様レベルの不具合、アルゴリズムの不具合を極めて高速に検証することが可能である。回路部分のデバッグにも、プログラムのデバッグと同じツールが使えるので、プログラムのデバッグができる環境であれば、システム全体の評価が可能である。

【0021】従来では、このレベルである程度の検証を行った後、回路図の入力装置を用いて回路を再度設計し、又はハードウェア記述言語に書き直していたため、ここで設計ミスが発生することが少なくない。また、この時点の記述では、既述の通り実際の回路動作と異なる部分が多くて、シミュレーションの精度が低く、一方、実際の回路と同じ動作をさせるような記述をしようとするれば、複雑な記述が必要となり、最初からハードウェア記述言語でシミュレーションする場合に比して、効率が悪くなる。

【0022】前記図2、図4及び図6に掲げる記述には、基本クロックの変化に従って動作して行くハードウェアの動作概念が含まれず、また、この記述のままでは、ハードウェアの持つ同時並行動作もシミュレーションできない。一方、全てが同時並行動作をするのではなく、図2又は図4の関数の内部の処理のような場合には、逐次処理となり、ステートマシン動作が必要となる。

【0023】そこで、次に、プログラム1を特定処理部2に入力し、この特定処理部2において、プログラム1の中から順次制御する部分を探し出し、特定し、その後、変換処理部3において、前記特定した順次制御する部分をステートマシンの動作を行う記述に変換し、その変換後のプログラム、即ちハードウェアに変換した時と等価の動作をするように変換したプログラム（変換プログラム）4を得る。図2の記述を変換した例を図3に、図4の記述を変換した例を図5に示す。

【0024】続いて、前記変換処理部3で変換された変換プログラム4をプログラム生成処理部5に入力し、この処理部5において、前記プログラム4の中から、同時並行動作を行う部分を抽出し、この抽出部分の全てをアクセスするプログラム6を生成する。並行動作を行う部分は、予め、ルールを決定しておき、それをパターンマッチングにより探し出す。例えば、関数名にSUB_やLIB_が付いている場合には、ライブラリ的な回路として扱い、それ以外の関数は実体のある並行動作する回路であるとする。図7は、このルールを基に、図3、図5及び図6から同時並行動作の部分抽出し、それ等を全てアクセスするように生成したプログラムの例である。

【0025】7は、前記変換処理部3でステートマシン

として動作するよう変換された変換プログラム4及び、前記並行動作部分をアクセスするプログラム（生成プログラム）6を入力し、プログラム言語を処理するプログラム言語の処理系である。

05 【0026】前記並行動作部分をアクセスするプログラム6をクロックの変化毎に実行しながら、前記変換プログラム4を実行すれば、実際のハードウェアの動作に極めて似たサイクルベースのシミュレーションが可能となる。例えば、図7のrun_hdc()を一度実行すると、クロック1つ分の実行となる。元のプログラム1と比較すると、シミュレーション速度は若干低下し、デバッグ性もやや劣化するものの、回路記述部分は実際のハードウェアの動作に近いシミュレーションが可能となるので、より一層に精度の高い評価が可能である。また、10 15 この段階でもプログラム言語のままであるので、回路記述のデバッグ環境は普通のプログラムのデバッグ環境と同じで足りる。

【0027】図8は、請求項2記載の発明の実施の形態の設計装置のブロック図を示す。本実施の形態は、回路20 記述のプログラムと、その記述された回路を制御する制御プログラムとの同期を取るものである。

【0028】同図において、8は、前記図1に示した変換プログラム4及び生成プログラム6で記述された回路を制御する制御プログラムである。この制御プログラム25 8には、必ず、図9に示すように、ハードウェア14にアクセスする部分15a、15b、15cが存在する。前記アクセス部分15aでハードウェアにアクセスした後、その後のアクセス部分15bに至るまでの時間は、特別な場合を除き、予め知ることは困難である。従って、その間、ハードウェアがどの程度のクロック変化分30 だけ動作したのか規定することは困難である。本実施の形態は、前記アクセス部分15aでのアクセス時刻と、その後のアクセス部分15bでのアクセス時刻とを測定し、その時間間隔からハードウェアの動作時間を算出して、その時間分だけ変換プログラム4及び生成プログラム6（以下、変換生成プログラムという）を動作させて、その変換生成プログラムと制御プログラム8との同期を取ろうとするものである。

【0029】即ち、図8において、制御プログラム8は40 ハードウェアアクセス部抽出処理部9に入力され、この抽出処理部9は、ハードウェアにアクセスを行っている記述の位置を探索し、抽出する。その後、制御プログラム実行時間測定処理追加処理部（第1の追加処理部）10は、前記抽出処理部9で探索、抽出されたハードウェアへのアクセス部分の直前に、その実行時刻を検出するプログラムを挿入すると共に、前回測定された前のアクセス部分の実行時刻と今回のアクセス部分の実行時刻との差分に基づいて、ハードウェアへの前回のアクセスから45 今回のアクセスまでの時間を算出するプログラムを、ハードウェアへのアクセスを行う記述の直前に挿入する。

実行時刻の検出は、制御プログラム8を実行する環境が動作するオペレーティングシステムに対するシステムコール等で実現する。

【0030】次いで、回路動作起動プログラム追加処理部(第2の追加処理部)11は、前記第1の追加処理部10で得られた実行時間から、この実行時間に相当するハードウェアのクロック数を算出し、そのクロック数分だけ回路記述のプログラム(即ち、変換プログラム4及び生成プログラム6)を動作させるプログラムを、制御プログラム8の中でハードウェアへのアクセスを行っている記述の直前に挿入する。本実施の形態では、図1に示した並行動作部分をアクセスするプログラム(生成プログラム)6をクロック数分だけ動作させるプログラムとなる。これにより得られた制御プログラム12は、回路記述のプログラム6と同期したプログラムとなる。

【0031】従って、この制御プログラム12と回路記述の変換生成プログラムとを実行すれば、ソフトウェア及びハードウェアを含めたシステム全体の機能評価を精度良く行える。

【0032】図10は、請求項3記載の発明の設計装置の実施の形態のブロック図を示す。この実施の形態は、既述のように精度の高いシミュレーションを行い得るプログラム言語で記述された回路を、論理合成可能なハードウェア記述言語に変換するものである。

【0033】即ち、図10において、16はハードウェアに変換した時と等価の動作をするように変換したプログラムであり、図1に示すステートマシンとして動作するように記述変更された変換プログラム4と同一である。

【0034】追加処理部(第1の追加処理部)17は、前記プログラム16の中で、フリップフロップやラッチを発生させるプログラム記述を探索し、このフリップフロップ等を発生させる記述部分に、ハードウェア記述言語でフリップフロップやラッチが構築されるように記述を追加する。例えば、プログラムがC言語であれば、if文を探索し、このif文の構造の解析を行い、このif文で記述された部分がセレクト機能を表現していない場合、換言すれば、実際のハードウェアでフリップフロップ回路等を生成する必要がある場合には、ハードウェア記述言語でそのフリップフロップ回路等が生成される記述を追加する。例えば、if文の中の実行文の部分でスタティック変数に値を設定している場合には、フリップフロップ回路が必要であるので、この部分には、Verilog-HDLでは、always文の記述を追加する。

【0035】ハードウェア記述言語では、ハードウェアモジュールの入力端子と出力端子の定義を明確に行う必要があるのに対し、プログラム言語で書かれた回路記述には、入力端子や出力端子の概念がない。この点から、追加処理部(第2の追加処理部)18は、プログラム1

6の中で使用される変数を取得し、その変数の使用形態からその変数の特性を決定して、入力端子及び出力端子を判別し、それ等の端子をモジュールの記述の先頭部分に追加する。尚、ハードウェア記述言語でいうモジュールは、プログラム言語の関数に相当する。変数の特性の決定は、その変数がスタティック変数か、グローバル変数か、又はローカル変数か否か、及び、その変数へ値を代入しているか否かにより、決定する。

【0036】更に、制御構文の表記の変換処理部(構文変換処理部)19は、プログラム言語に特有の表現の制御構文を、ハードウェア記述言語の表現に変換する。この変換は、パターンマッチング法と置換により行う。これにより、ハードウェア記述言語による回路記述20が生成される。この回路記述は、ハードウェア記述言語のシミュレータでもシミュレーションでき、更に、論理合成、レイアウトを経て、実際のハードウェアを提供することができる。

【0037】

【発明の効果】以上説明したように、請求項1記載の発明によれば、安価で且つ数々の開発ツールが既に提供されている汎用プログラムの開発環境を使って、ハードウェアの仕様検討、アルゴリズムの検討、更には実際の回路動作に近い状態でのデバッグを、高速且つ快適に行うことが可能である。また、実際のハードウェアへ変換することが可能である。

【0038】また、請求項2記載の発明によれば、汎用プログラム言語で記述された回路記述のプログラムと、その回路を制御する制御プログラムとの同期を取りながら、この両プログラムのシミュレーション実行、デバッグ、評価を高い精度で行うことができる。

【0039】更に、請求項3記載の発明によれば、前記請求項1の発明により十分にデバッグされた、プログラム言語により書かれた回路記述を論理合成可能なハードウェア記述言語に変換して、最終目的であるハードウェアを実現することが可能である。しかも、ハードウェアの開発期間の多くを、高速に実行できるプログラム言語を使って進めることが可能となるので、従来よりも短い開発期間でハードウェアを開発できる。また、同時に上流工程においてソフトウェアの評価も可能であるので、システム全体の開発期間も大幅に短縮できる。更には、プログラム言語で書かれた回路記述からハードウェアの実現までを自動化することができ、設計ミスを減らすことができる。

【図面の簡単な説明】

【図1】本発明の請求項1の設計装置の実施の形態を示すブロック図である。

【図2】プログラム言語で回路動作のアルゴリズムをC言語で記述した例を示す図である。

【図3】本発明の設計装置を用いて図2の記述を変換した例を示す図である。

【図4】C言語で回路動作のアルゴリズムを記述した例を示す図である。

【図5】本発明の設計装置を用いて図4の記述を変換した例を示す図である。

【図6】C言語で回路動作のアルゴリズムを記述した例を示す図である。

【図7】本発明の設計装置を用いて、図3、図5及び図6に例示した記述から同時並行動作部分をアクセスするプログラムの例を示す図である。

【図8】本発明の請求項2の設計装置の実施の形態を示すブロック図である。

【図9】ハードウェア（回路）と、この回路の制御プログラムとの間の制御関係を示す図である。

【図10】本発明の請求項3の設計装置の実施の形態を示すブロック図である。

【符号の説明】

- 2 順次制御する部分を特定する処理部（特定処理部）
- 3 順次制御する部分をステートマシンとして動作するように記述を変換する処理部（変換処理部）

5 並行動作する部分を抽出し、それ等を全てアクセスするプログラムを生成する処理部（プログラム生成処理部）

7 プログラム言語の処理系

8 制御プログラム

9 ハードウェアアクセス部抽出処理部（抽出処理部）

10 制御プログラム実行時間測定処理追加処理部（請求項2での第1の追加処理部）

11 回路動作起動プログラム追加処理部（請求項2での第2の追加処理部）


17 フリップフロップ又はラッチを発生するプログラム記述の探索及びそれ等を発生させる記述の追加処理部（請求項3での第1の追加処理部）

15 18 プログラムの中で使われる変数の取得、変数の特性の決定、及び変数の記述の追加処理部（請求項3での第2の追加処理部）

19 制御構文の表記の変換処理部（構文変換処理部）

20

【図1】



【図2】

```
func1()
{
    procedureA();
    procedureB();
    procedureC();
}
```

【図3】

```
func1_hdc(int mode)
{
    static int state = 0;
    static int OnOffFlag = 0;
    if (mode == 1)
    {
        OnOffFlag = 1;
        state = 0;
    }
    else if (OnOffFlag == 0) return;
    switch (state)
    {
        case 0:
            procedureA_hdc(1);
            break;
        case 1:
            procedureB_hdc(1);
            break;
        case 2:
            procedureC_hdc(1);
            break;
        default:
            OnOffFlag = 0;
            state++;
    }
}
```

【図4】

```
func2()
{
  for( procedureA, conditionB, procedureC )
    procedureD
}
```

【図6】

```
setport()
{
  if( wr && ( adr == 0x20 ) )
    port0 = data;
}

setmask()
{
  if( wr && ( adr == 0x21 ) )
    mask0 = data;
}

output()
{
  output0 = port0 & mask0;
}

selector()
{
  if( output0 == 0x0b )
    bus0 = bus1;
  else
    bus0 = bus2;
}
```


【図5】

```
func2_hdc()
{
  static int state = 0;
  static int OnOffFlag = 0;
  if( mode == 1 )
    OnOffFlag = 1;
  state = 0;
  else if( OnOffFlag == 0 ) return;
  switch( state )
  case 0:
    procedureA();
  default:
    procedureD();
  procedureC();
  if( !conditionB ) OnOffFlag = 0;
  state++;
}
```


【図7】

```
run_hdc()
{
  setport();
  setmask();
  output();
  selector();
  func1_hdc();
  func2_hdc();
}
```

【図8】



【図10】



【図9】

